PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-004126

(43) Date of publication of application: 06.01.1998

(51)Int.CI.

H01L 21/60 H01L 23/12

HO5K 3/32 HO5K 3/46

(21)Application number: 08-175646

(71)Applicant: SONY CORP

(22)Date of filing:

14.06.1996


(72)Inventor: OKUHORA AKIHIKO

(54) MOUNTING BOARD, ELECTRONIC COMPONENT MOUNTING, AND SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enable practically sufficient reduction in layout spacing between electronic components at a point where noise prevention and high-density mounting are to be performed.

SOLUTION: Electrodes 35, 36A of electronic components 34, 36 are joined with lands 37A of a wiring board 31 via an anisotropic conductive member 42, and the electronic components 34, 36 and the wiring board 31 are held in an integral manner. Thus, since the spacing between the electronic components 34, 36 does not depend upon the cutting accuracy of the anisotropic conductive member 42 or the positioning accuracy with respect to the wiring board 31, the layout spacing between the electronic components 34, 36 may be significantly reduced. Thus, a mounting board, an electronic component mounting method and a semiconductor device which enable high-density mounting may be realized.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-4126

(43)公開日 平成10年(1998)1月6日


(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ			技術表示箇所
HO1L 21/60			H01L 2	1/60	3115	3
23/12			H05K	3/32	F	3
H05K 3/32			;	3/46	C	3
3/46			H01L 2	3/12	I	7
·					I	
			審查請求	未請求	請求項の数7	FD (全 9 頁)
(21)出顧番号	特惠平 8-175646		(71) 出願人	人 000002185 ソニー株式会社		
(22)出廣日	平成8年(1996)6月	平成8年(1996)6月14日		東京都品	品川区北品川67	目7番35号
(/	, , , , , , , , , , , , , , , , , , , ,		(72)発明者 奥洞		用彦	
				東京都品 株式会社		「目7番35号ソニー
			(74)代理人		田辺恵基	
•						

(54) 【発明の名称】 実装基板、電子部品実装方法及び半導体装置

(57)【要約】

【課題】ノイズ対策及び高密度実装する点において、各電子部品の配置間隔を実用上十分に近づけることが困難な問題があつた。

【解決手段】異方性導電部材(42)を介して各電子部品(34、36)の各電極(35、36A)をそれぞれ配線基板(31)の対応するランド(37A)に接合すると共に、各電子部品(34、36)と配線基板(31)とを一体に保持する。これにより、各電子部品(34、36)の間隔は異方性導電部材(42)の切取り精度及び配線基板(31)に対する位置決め精度に依存しないので、各電子部品(34、36)の配置間隔を大幅に狭めることができる。かくして高密度実装し得る実装基板(30)、電子部品実装方法及び半導体装置を実現することができる。






図1 実施例による実装基板の構成

【特許請求の範囲】

【請求項1】複数の電子部品と、

一方の面に上記複数の電子部品の各電極に対応したランドが設けられた配線基板と、

上記各電子部品の上記各電極をそれぞれ配線基板の対応 する上記ランドに接合すると共に、上記各電子部品と上 記配線基板とを一体に保持する異方性導電部材とを具え ることを特徴とする実装基板。

【請求項2】上記各電子部品の上記各電極が設けられている面と対向する面側を被覆する絶縁性樹脂を具えることを特徴とする請求項1に記載の実装基板。

【請求項3】複数の電子部品の各電極に対応させて一方の面にランドが設けられた配線基板を作製する第1の工程と、

上記複数の電子部品の上記各電極をそれぞれ異方性導電 部材を介して上記配線基板の対応する上記ランドに接合 すると共に、上記異方性導電部材を介して上記複数の電 子部品及び上記配線基板を一体に保持する第2の工程と を具えることを特徴とする電子部品実装方法。

【請求項4】上記各電子部品の上記各電極が設けられている面と対向する面側から絶縁性樹脂を滴下することにより、当該絶縁性樹脂によって上記複数の電子部品を被覆する第3の工程を具えることを特徴とする請求項3に記載の電子部品実装方法。

【請求項5】配線基板の一方の面に実装される半導体装置において、

複数の電子部品と、

一方の面に上記複数の電子部品の各電極に対応したランドが設けられた配線基板と、

上記各電子部品の上記各電極をそれぞれ配線基板の対応 する上記ランドに接合すると共に、上記各電子部品と上 記配線基板とを一体に保持する異方性導電部材とを具え ることを特徴とする半導体装置。

【請求項6】上記各電子部品の上記各電極が設けられている面と対向する面側を被覆する絶縁性樹脂を具えることを特徴とする請求項5に記載の半導体装置。

【請求項7】上記配線基板は、

他方の面に設けられたランドと、

上記ランド上に設けられた電気的接続手段とを具えることを特徴とする請求項5に記載の半導体装置。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

発明の属する技術分野

従来の技術(図7及び図8)

発明が解決しようとする課題

課題を解決するための手段

発明の実施の形態

- (1)第1実施例(図1及び図2)
- (2) 第2実施例(図3)

(3)他の実施例(図4~図6) 発明の効果

[0002]

【発明の属する技術分野】本発明は実装基板、電子部品 実装方法及び半導体装置に関し、例えば多層配線基板の 一方の面にベアチツプ及びチツア部品が実装されてなる 実装基板、電子部品実装方法及び半導体装置に適用して 好適なものである。

[0003]

【従来の技術】従来、エンジニアリングワークステーション(Engineering Work Station、EWS)やパーソナルコンピユータ等の情報処理装置においては、並列処理化の促進及びクロツク速度の高速化によつて処理能力が向上していると同時に、半導体集積化技術及び実装技術の向上に伴つて、この種の情報処理装置は小型化されてきている。

【〇〇〇4】またこの種の情報処理装置においては、取り扱う情報量が増加し、これに伴つてシステムクロツクも高速化している。さらにセルラ電話、ISDN(Integrated Services Digital Network、総合デイジタル通信サービス網)やパーソナルコンピュータ等の情報通信(ネツトワーク)技術の向上に伴つて、様々な機器に高周波通信ブロツクや光速シリアルインタフエース等が用いられている。

【0005】このように特に情報処理分野や情報通信分野では、情報のデイジタル化及び信号の高速化に伴つてシステムが変化しており、上述のようなパーソナルコンピユータ等の機器に用いられる高周波回路ブロツクにおける低ノイズ化及び機器の小型化が望まれている。このような要望を実現するため、半導体チツブの実装方法として、マルチチツブモジユール(Multichip Module、MCM)やフリツブチツプ実装等のベアチツプ実装が利用されている。

【0006】通常、ベアチツプを用いたフリツプチツプ 実装においては、当該ベアチツプの回路面に形成された 複数の電極(以下、これをパツドと呼ぶ)上にそれぞれ はんだ等でなるバンプを形成した後、ベアチツプの回路 面とマザーボードの一方の面とを対向させてベアチツプ の各バンプをそれぞれマザーボードの一方の面に配設さ れた対応するランドに接合させることにより、当該マザ ーボードの一方の面にベアチツプを実装するようになさ れている。

【0007】なおベアチツアが実装されるマザーボードとしては、通常、ガラスエポキシ又はガラスポリイミド等の有機基板と所定の配線パターンとが順次積層されてなる多層配線基板、アルミナ又はムライト等のセラミツク基板と所定の配線パターンとが順次積層形成されてなる多層配線基板又はシリコン基板の一方の面に銅等でなる所定の配線パターン層とボリイミド層とが順次積層形成されてなる多層配線基板等が用いられる。

【0008】このフリツプチツプによる実装としては、ベアチツプのパツド上に高融点はんだでなるパンプを形成し、マザーボード上にはんだプリコートを行うことにより、ベアチツプの各パツドとマザーボードの対応する各ランドとを接続するはんだフリツプチツプ法や、ベアチツプの各パツド上にAu(金)ワイヤボンデイング法を用いてAuバンプを形成し、Ag(銀)ペースト等の導電性ペーストをバンプ上に適量だけ転写した後、ベアチツプをマザーボード上に直接マウントする導電性樹脂フリツプチツプ法などがある。

【0009】ここではんだフリツプチツプ実装によつてマザーボードの一方の面にベアチツプが実装された実装基板の一例を図7に示す。図7(A)及び図7(B)に示すように、この実装基板1においては、ベアチツプ2の回路面2Aの最外周に沿つて所定ピツチに複数設けられたパツド3と、これら各パツド3に対応してマザーボード4の一方の面4Aに設けられたランド5とが例えば高融点はんだでなるバンプ6を介して接合することにより、当該マザーボード4の一方の面4Aにベアチツプ2が実装されている。またこの実装基板1においては、抵抗やコンデンサ等のノイズ対策部品であるチツプ部品7がはんだ8によつてマザーボード4の一方の面4Aの対応するランド5に実装されている。

【0010】この場合、マザーボード4はセラミツク基板9と銅等でなる所定の配線パターン層10とが交互に積層形成されてなり、当該マザーボード4の一方の面4A及び他方の面4Bの所定の領域にはソルダレジスト11が形成されている。またマザーボード4の一方の面4Aの各ランド5上には例えば共晶はんだでなるはんだプリコート層12が形成されている。これにより、この実装基板1においては、リフロー時、高融点はんだは溶融せず、かつ共晶はんだが溶融する程度の温度ではんだプリコート層12が4パンプ6に溶着される。

【0011】またこの実装基板1においては、マザーボードの一方の面4Aにベアチツプ2が実装された後、当該マザーボード4の一方の面4Aとベアチツプ2の回路面2Aとの間の間隙に絶縁性樹脂13が充填されてベアチツプ2が封止される。これにより、マザーボード4とベアチツプ2との熱膨張係数の違いに起因して各バンプ6に応力が集中することにより生ずる各バンプ6の破損を防止するようになされている。

【0012】ここで図7(B)に示すように、ベアチツプ2の周囲には絶縁性樹脂13を封入したときチツプ部品7が絶縁性樹脂13によつて固着することを防止するための部品搭載禁止領域14が形成されている。この場合、絶縁性樹脂13を封入する側の部品搭載禁止領域14Aは、当該絶縁性樹脂13を封入する封入口となるため大きく形成されている。

【0013】ところがこのように絶縁性樹脂13によつ

てベアチツプ2を封止する必要があるフリツプチツプ実装の場合、上述のように部品搭載禁止領域14を設ける必要があるため、その分ベアチツプ2とチツプ部品7との配置間隔が大きくなり、この結果実装密度が低下すると共にノイズの低減化を損なうおそれがある。特にデイジタル回路の場合にはベアチツプ2にノイズ対策部品であるデカツプリングコンデンサや終端抵抗を実装する場合が多いため、絶縁性樹脂13による封止が必要なフリツプチツプ実装を行つた場合には、実装密度が低下すると共にノイズの低減化を損なうおそれがある。

【0014】そこでこのような問題を解決するための1つの方法として、異方性導電フイルム(Annisotropic Conductive Film、ACF)を用いたフリップチップ実装法が提案されている。ここで異方性導電フイルム(接着剤)を用いた実装基板の一例を図7との対応部分に同一符号を付して示す図8に示す。

【0015】この実装基板20においては、各バツド3上に例えばAuワイヤボンデイング法を用いてAuバンプ21が形成されたベアチツプ2の回路面2Aを、マザーボード4の一方の面4Aにパツド3に対応して設けられた各ランド5を覆うように接着された異方性導電フイルム22に対して、例えば100~240〔℃〕の圧着温度、50~40〔秒〕の圧着時間、1バンプ当たり5~100〔g〕の圧力で熱圧着することにより、マザーボード4の一方の面4Aにベアチツプ2が実装されている。

【0016】この場合、ベアチツブ2においては、回路面2Aに設けられた各パツド3上には、例えばチタン、白金、金でなる金属被膜層が順次積層形成されてなるBLM(Ball Limiting Metal)膜層23が形成されており、当該各BLM膜層23上にそれぞれAuバンプ21が形成されている。このBLM膜層23はAuバンプ21のパツド3への拡散を防止するようになされている。ここでこの実装基板20においては、各バンプ21が異方性導電フイルム22中に均一に分散された導電性粒子22Aを介してマザーボード4の各ランド5に接合されることにより、ベアチツプ2の各パツド3とマザーボード4の対応するランド5が電気的に接合するようになされている。

[0017]

【発明が解決しようとする課題】ところでこの異方性導電フイルムを用いたフリツプチツプ実装法では、マザーボード4の一方の面4Aに異方性導電フイルム22を位置合わせして仮付けを行う際、ノイズ対策チツプ部品7をできる限りベアチツプ2の近傍に配設すれば、高密度実装及びノイズの低減化を実現することができると考えられる。

【0018】ところがかかる方法によつてベアチツプ2 及びチツプ部品7をマザーボード4に実装する場合、異 方性導電フイルムの周縁部の位置がベアチツプ2とチツ プ部品7との間に配置されるように、異方性導電フイル ム22を大きな異方性導電フイルムから切り取る必要があると共に、切り取つた異方性導電フイルム22をマザーボード4に対して位置決めしなければならない。この場合、互いに隣り合うベアチツプ2及びチツプ部品7は、大きな異方性導電フイルムから各ベアチツプ2に対応した大きさの異方性導電フイルム22を切り取る際に生ずる寸法誤差と、当該切り取られた異方性導電フイルム22をマザーボード4の一方の面4Aに接着する際の位置決め誤差を考慮して、これら寸法誤差及び位置決め誤差よりも大きな間隔で配置しなければならず、ノイズ対策及び高密度実装する点においてベアチツプ2とチツプ部品7との配置間隔を実用上十分に近づけることが困難な問題があつた。

【0019】本発明は以上の点を考慮してなされたもので、高密度実装し得る実装基板、電子部品実装方法及び 半導体装置を提案しようとするものである。

[0020]

【課題を解決するための手段】かかる課題を解決するため本発明においては、異方性導電部材を介して各電子部品の各電極をそれぞれ配線基板の対応するランドに接合すると共に、各電子部品と配線基板とを一体に保持する。異方性導電部材上に各電子部品が配置されるので、各電子部品の間隔は異方性導電部材の切取り精度及び配線基板に対する位置決め精度に依存せず、各電子部品の配置間隔を大幅に狭めることができる。

[0021]

【発明の実施の形態】以下図面について、本発明の一実 施例を詳述する。

【0022】(1)第1実施例

図1において、30は全体として実装基板を示し、マザーボード31はガラスエボキシ基板32と所定の配線パターン層33とが交互に積層形成されてなる。このマザーボード31の一方の面31Aには、電子部品としてのベアチツプ34の回路面34Aに設けられた各パツド35と、当該ベアチツプ34の周囲に配置された電子部品としてのチツプ部品36の一方の面に設けられた電極36Aとにそれぞれ対応したランド37Aが、例えばCu(銅)箔をエツチングすることにより形成されている。またマザーボード31の他方の面31Bにも例えばCu箔をエツチングすることにより複数のランド37Bが形成されている。

【0023】また各ランド37A上にはニツケル(Ni)/金(Au)めつき層38が形成されており、これによりベアチツブ34の各パツト35上にBLM膜層39を介して形成されたAuバンブ40とランド37Aとの接続抵抗を低下させると共に、Auバンブ40とランド37Aとの導電性を向上させ得るようになされている。またマザーボード34の一方の面34A及び他方の面34Bの所定の領域にはソルダレジスト41が形成されている。

【0024】ベアチツプ34の回路面34Aには当該回路面34Aの最外間に沿つて例えばA1、 $A1S_i$ 又は $A1S_i$ C_u でなるパツド35が複数設けられており(図1(B))、当該各パツド35上にはそれぞれBLM膜層39が形成されている。またBLM膜層39上にはそれぞれAuバンプ40が形成されており、このBLM膜層39はAuバンプ40のパツド35への拡散を防止し得るようになされている。

【0025】ここでマザーボード31の一方の面31Aには、所定の厚みでなる接着フイルム状の異方性導電フイルム42が各ランド37Aを覆うように接着されており、この異方性導電フイルム42はマザーボード31、ベアチツプ34及びチツプ部品36を一体に保持するようになされている。この異方性導電フイルム42中には、プラスチツクボールに例えばAu及びNi等がめつきされた直径約2~10〔μm〕の導電性粒子42Aが均一に分散されており、ベアチツプ34の各バンプ35とチツプ部品36の電極36Aとはこの導電性粒子42Aを介してマザーボード31の対応するランド37Aに電気的に接合されている。

【0026】また図1(B)に示すように、異方性導電フイルム42の大きさは、ベアチツプ34及び当該ベアチツプ34の周囲に配置されるチツプ部品36を当該異方性導電フイルム42を介してマザーボード31の一方の面31Aに実装し得るような大きさに選定されている。

【0027】ここでマザーボード31の一方の面31Aにベアチツプ34及びチツプ部品36を実装する工程を図2に示す。まずベアチツプ34の回路面34Aに設けられた各パツド35のBLM膜層39上に、例えばワイヤボンデイングツールを用いてAuバンプ40を形成する。続いてマザーボード31を作製した後、当該マザーボード31の他方の面31Bを所定の支持装置43によつて支持した状態で、マザーボード31の一方の面31Aに、各ランド37Aを覆うような所定の大きさでなる異方性導電フイルム42を仮付けする。この場合、異方性導電フイルム42をでザーボード31の一方の面31Aに仮付けする(図2(A))。

【0028】続いてベアチツプ34の回路面34Aに対向する他方の面34Bを所定の吸着装置44で吸着し、ベアチツプ34の回路面34Aをマザーボード31の一方の面31Aに対向させると共に、ベアチツプ34の各パツド35をマザーボード31の対応する各ランド37Aに位置決めした後、100~240〔℃〕の圧着温度、5~40〔秒〕の圧着時間、1バンプ当たり5~100〔g〕程度の圧力の熱圧着条件でベアチツプ34を異方性導電フイルム42に対して熱圧着する(図2(B))。

【0029】次にチツブ部品36の電極36Aをマザーボード31の対応するランド37Aに位置決めした後、

加熱へツドを有するツール(図示せず)を用いて上述の 熱圧着条件でチツプ部品36を異方性導電フイルム42 に対して熱圧着させることにより、当該チツプ部品36 をマザーボード31の一方の面31Aに固定させる(図 2(C))。このときベアチツプ34の各パツド35に 設けられたパンプ39及びチツプ部品36の電極36A と、マザーボード31の対応するランド37Aとは、異 方性導電フイルム42中に存在する導電性粒子42Aを 介して電気的に接合される。かくしてマザーボード31 の一方の面31Aにベアチツプ34及びチツプ部品36 が機械的及び電気的に実装される。

【0030】以上の構成において、この実装基板30では、異方性導電フイルム42上にベアチツプ34及びチップ部品36を配置したことにより、異方性導電フイルム42の周縁部の位置を、チツブ部品36の外側に配置することができるので、1つの大きな異方性導電フイルムから異方性導電フイルム42を切り取る際の切り取り精度及び当該切り取つた異方性導電フイルム42を切り取る際の位置決め精度を従来の実装基板20に比して大幅に緩和することができる。従つてベアチツブ34とチツブ部品36との間隔は異方性導電フイルム42の切取り精度及びマザーボード31に対する位置決め精度に依存しないので、従来の実装基板20に比してベアチツブ34とチツブ部品36との間隔を大幅に狭くすることができる。

【0031】またこの実装基板30では、異方性導電フィルム42上にベアチツプ34及びチツプ部品36を配置したことにより、ベアチツプ34とチツプ部品36とを同じ方法でマザーボード31に実装し得るので、従来の実装基板1及び20のようにベアチツプとは別個の方法でチツプ部品を実装する場合に比して、実装工程を簡易化し得ると共に実装時間を短縮することができる。

【0032】またこの実装基板30では、ベアチツプ34及びチツブ部品36は異方性導電フイルム42中の導電性粒子42Aを介してマザーボード31の対応するランド37Aと電気的に接続されるので、ベアチツプ34及びチツブ部品36をマザーボード31の対応するランド37Aと低抵抗で接続することができる。またこの実装基板30では、異方性導電フイルム42上にベアチツプ34及びチツブ部品36を配置したことにより、はんだを使用していない分、実装基板30を軽量化し得ると共に、当該実装基板30を廃棄処分する際にはんだの廃棄を防止することができる。

【0033】さらにこの実装基板30では、マザーボード31の一方の面31Aに設けられた各ランド37A上にNi/Auめつき層38が形成されているので、ベアチップ34及びチップ部品36とマザーボード31との接続抵抗を低下させることができると共に、マザーボード31の各ランド37Aとベアチップ34の各パッド35及びチップ部品36の電極36Aとの導電性を向上さ

せることができる。

【0034】以上の構成によれば、ベアチップ34の各 パツド35とチツプ部品36の電極36Aとをそれぞれ 異方性導電フイルム42を介してマザーボード31の対 応するランドに接合すると共に、異方性導電フイルムを 介してベアチップ34及びチップ部品36とマザーボー ド31とを一体に保持したことにより、1つの大きな異 方性導電フイルムから異方性導電フイルム42を切り取 る際の切取り精度及び当該切り取つた異方性導電フイル ム42をマザーボード31に対して接着する際の位置決 め精度を従来の実装基板20に比して大幅に緩和するこ とができるので、従来の実装基板20に比してベアチツ プ34と当該ベアチップ34の周囲に配置されるチップ 部品36との間隔を大幅に狭くすることができる。また ベアチツプ34及びチツプ部品36を同じ方法でマザー ボード31に対して実装し得るので、実装工程を簡単に できる。かくして簡易な工程によつて高密度実装し得る 低ノイズの実装基板30及び実装方法を実現することが できる。

【0035】(2)第2実施例

図1との対応部分に同一符号を付して示す図3において、50は全体として半導体装置を示し、ベアチップ3 1及びチップ部品36が異方性導電フイルム42を介して、ガラスエポキシ基板51及び所定の配線パターン層52が交互に積層形成されてなる多層配線基板53の一方の面53Aに実装されたチップサイズパッケージで構成されている。

【0036】この半導体装置50は、ベアチツプ34の 各パツド35上に設けられたAuバンプ39とチツプ部 品36の電極36Aとは、異方性導電フイルム42中に 存在する導電性粒子42Aを介して多層配線基板53の 一方の面53Aに設けられた対応するランド54Aに電 気的に接合されていると共に、異方性導電フイルム42 を介してベアチツプ34及びチツプ部品36と多層配線 基板53とが一体に保持されている。またこの半導体装 置50の場合、ベアチツプ34及びチツプ部品36は、 当該ベアチップ34の回路面34Aと対向する面34B 側及びチツプ部品36の電極36Aが形成される面と対 向する面側がエポキシ樹脂55によつて覆われている。 【0037】またこの半導体装置50は、多層配線基板 53の他方の面53Bに設けられた各ランド54B上 に、 0.3~ 1.0 [🔤] 程度のピツチではんだボール56 が形成されたいわゆるBGA (Ball Grid Array)で構 成されており、マザーボードに実装し得るようになされ ている。この場合、多層配線基板53の他方の面53B に設けられた各ランド54Bにはんだボール56を形成 せずに、多層配線基板53の他方の面53B側のランド 54Bを剥き出しの状態にしてもよい。

【0038】以上の構成において、この半導体装置50では、異方性導電フイルム42上にベアチップ34及び

チツプ部品36を配置したことにより、異方性導電フイルム42の周縁部の位置を、チツプ部品36の外側に配置することができるので、1つの大きな異方性導電フイルムから異方性導電フイルム42を切り取る際の切り取り精度及び当該切り取つた異方性導電フイルム42を多層配線基板53に対して接着する際の位置決め精度を従来の半導体装置に比して大幅に緩和することができる。従つてベアチツプ34とチツプ部品36との間隔は異方性導電フイルム42の切取り精度及び多層配線基板53に対する位置決め精度に依存しないので、従来の半導体装置に比してベアチツプ34とチツプ部品36との間隔を大幅に狭くすることができる。

【0039】またこの半導体装置50では、異方性導電フイルム42上にベアチツプ34及びチツプ部品36を配置したことにより、ベアチツプ34とチツプ部品36とを同じ方法で多層配線基板53に対して実装し得るので、従来の実装方法に比して実装工程を簡易化し得ると共に実装時間を大幅に短縮することができる。またこの半導体装置50では、ベアチツプ34及びチツプ部品36は異方性導電フイルへ42中の導電性粒子42Aを介して多層配線基板53の対応するランド54Aと電気的に接続されるので、ベアチツプ34及びチツプ部品36を多層配線基板53の対応するランド54Aと低抵抗で接続することができる。

【0040】またこの半導体装置50では、異方性導電フイルム42上にベアチツプ34及びチツプ部品36を配置したことにより、はんだを使用していない分、半導体装置50を軽量化し得ると共に、当該半導体装置50を廃棄処分する際にはんだの廃棄を防止することができる。またこの半導体装置50では、多層配線基板53の一方の面53Aに設けられた各ランド54A上にNi/Auめつき層38が形成されているので、ベアチツプ34及びチツプ部品36と多層配線基板53との接続抵抗を低下させることができると共に、多層配線基板53の各ランド54Aとベアチツプ34の各パツド35及びチツプ部品36の電極36Aとの導電性を向上させることができる。

【0041】またこの半導体装置50では、半導体装置50の実装密度を従来の半導体装置に比して高密度にし得るので、マザーボードに対する半導体装置50の実装密度を向上させることができる。さらにこの半導体装置50では、ベアチップ34及びチップ部品36がエボキシ樹脂55によつて被覆されているので、半導体装置50を外部から保護することができる。

【0042】以上の構成によれば、異方性導電フイルム42上にベアチツプ34及びチツプ部品36を配置したことにより、1つの大きな異方性導電フイルムから異方性導電フイルム42を切り取る際の切り取り精度及び当該切り取つた異方性導電フイルム42を多層配線基板53に対して接着する際の位置決め精度を従来の半導体装

置に比して大幅に緩和することができるので、従来の半 導体装置に比してベアチツプ34と当該ベアチツプ34 の周囲に配置されるチツプ部品36との間隔を大幅に狭 くすることができる。かくして簡易な工程によつて高密 度実装し得る低ノイズの半導体装置50を実現すること ができる。

【0043】(3)他の実施例

なお上述の実施例においては、異方性導電フイルム42 上にベアチツプ34及びチツプ部品36が配置された実 装基板30について述べたが、本発明はこれに限らず、 図4に示すように、ベアチツプ34の回路面34Aと対 向する面側及びチツプ部品36の電極36Aが形成され ている面と対向する面側を、例えばエポキシ樹脂61に よつて被覆するようにしても上述の実施例と同様の効果 を得ることができる。

【0044】このエポキシ樹脂61を形成する工程は、図2(C)に示す工程を実行した後、低粘度の液状樹脂(例えばエポキシ樹脂)を、例えばデイスペンサ等を用いてベアチツプ34の回路面34Aと対向する面及びチツプ部品36の電極36Aが形成されている面と対向する面上に滴下した後、硬化させることにより行われる。これにより、ベアチツプ34及びチツプ部品36がエポキシ樹脂61によつて封止されるので実装基板30を外部から保護することができる。

【0045】また上述の実施例においては、本発明をチップサイズパツケージで構成される半導体装置50に適用した場合について述べたが、本発明はこれに限らず、図3との対応部分に同一符号を付して示す図5に示すように、マルチチツプモジユール型の半導体装置70に本発明を適用しても上述の実施例と同様の効果を得ることができる。

【0046】図5に示すように、半導体装置70はベアチツプ34の各パツド35及びチツプ部品36の電極36Aと、ガラスエポキシ基板71及び所定の配線パターン層72が交互に積層形成されてなる多層配線基板73の一方の面73Aに設けられた対応するランド74Aとが、異方性導電フイルム42中の導電性粒子42Aを介して電気的に接合されることにより、多層配線基板73の一方の面73Aにベアチツプ34及びチツプ部品36が実装されて構成されている。この場合、上述の半導体装置50と同様にベアチツプ34及びチツプ部品36をエポキシ樹脂61によつて封止してもよい。

【0047】またこの半導体装置70の場合、多層配線基板73の他面73Bに設けられた各ランド74B上に所定のピッチで例えばCuでなるはんだボール75が形成されたいわゆるBGAで構成されており、マザーボードに実装し得るようになされている。ここで多層配線基板73の他面73Bに設けられた各ランド74上にはんだボール75を形成せずに、多層配線基板73の他方の面73B側の各ランド74Bを剥き出しの状態にしても

よい。

【0048】さらに図6に示すように、半導体装置70において、はんだボール75に代えて、多層配線基板73の他方の面73Bにごン型コネクタ76を装着してもよい。この場合、ピン型コネクタ76は多層配線基板73の他方の面73Bに設けられた各ランド74Bと電気的に接続される。従つて半導体装置70を容易に取り扱うことができると共に、当該半導体装置70を容易に交換することができる。このピン型コネクタ76は半導体装置50にも適用することができ、同様の効果を得ることができる。

【0049】また上述の実施例においては、ベアチツプ34をマザーボード31に実装した後、チツプ部品36をマザーボード31に実装した場合について述べたが、本発明はこれに限らず、チツプ部品36をマザーボード31に実装した後、ベアチツプ34をマザーボード31に実装するようにしても上述の実施例と同様の効果を得ることができる。また上述の実施例においては、ベアチツプ34及びチツプ部品36を別個にマザーボード31に実装した場合について述べたが、本発明はこれに限らず、ベアチツプ34及びチツプ部品36を一括してマザーボード31に実装してもよい。この場合、ベアチツプ34及びチツプ部品36を一一ででサーボード31に実装し得るので、実装工程を一段と簡易化することができると共に、実装時間を一段と短縮することができる。

【0050】また上述の実施例においては、ベアチツプ 34及びチツプ部品36を異方性導電フイルム42のガ ラス転移点温度以下の温度でマザーボード31に仮付け した後、ベアチツプ34及びチツプ部品36をマザーボ ード31に熱圧着して実装した場合について述べたが、 本発明はこれに限らず、ベアチツプ34及びチツプ部品 36を異方性導電フイルム42のガラス転移点温度以下 の温度でマザーボード31に仮付けし、ベアチツプ34 及びチツプ部品36の導通テスト及び動作テストを行つ た後、これらベアチツプ34及びチツプ部品36を一括 して熱圧着するようにしてもよい。これにより、実装基 板30の不良品の発生を未然に防止することができる。 【0051】また上述の実施例においては、100~240 [℃]の圧着温度、5~40〔秒〕の圧着時間、1バンプ 当たり5~10(g)程度の圧力の熱圧着条件でベアチツ プ34及びチツプ部品36を異方性導電フイルム42に 対して熱圧着した場合について述べたが、本発明はこれ に限らず、要はベアチツプ34及びチツプ部品36を異 方性導電フイルム42に熱圧着し得れば、この他種々の 熱圧着条件でベアチップ34及びチップ部品36を異方 性導電フイルム42に対して熱圧着してもよい。

【0052】また上述の実施例においては、一方の面に複数の電子部品の各電極に対応したランドが設けられた

配線基板として、マザーボード34、多層配線基板53 及び多層配線基板73を用いた場合について述べたが、 本発明はこれに限らず、一方の面に複数の電子部品の各 電極に対応したランドが設けられた配線基板として、紙 エポキシ基板、アラミド基板、ポリイミド基板及びビス マレイドトリアジン(BT)ーレジン基板等の有機配線 基板、アルミナ、ムライト及びガラスセラミツク等のセ ラミツク多層配線基板及びシリコン基板上のCu/ポリ イミド配線基板などの配線基板等、この他種々の配線基 板を適用し得る。

【0053】また上述の実施例においては、各電子部品の各電極をそれぞれ配線基板の対応するランドに接合すると共に、各電子部品と配線基板とを一体に保持する異方性導電部材として異方性導電フイルム42を用いた場合について述べたが、本発明はこれに限らず、各電子部品の各電極をそれぞれ配線基板の対応するランドに接合すると共に、各電子部品と配線基板とを一体に保持する異方性導電部材として、例えば熱硬化性エポキシ樹脂や熱可塑性のゴム系樹脂と導電性粒子と溶剤とが混合されてなるペースト状の異方性導電フイルムや、例えばAu及びNi等の金属粒子が分散された異方性導電フイルムを用いてもよい。ペースト状の異方性導電部材を用いる場合には、スクリーン印刷法を用いてマザーボード31の一方の面34Aに形成するか、又はデイスペンサ等を用いて接合面に直接滴下してもよい。

【0054】また上述の実施例においては、各電子部品の電極が設けられている面と対向する面側を被覆する絶縁性樹脂としてエポキシ樹脂55及び61を用いた場合について述べたが、本発明はこれに限らず、各電子部品の電極が設けられている面と対向する面側を被覆する絶縁性樹脂としてこの他種々の絶縁性樹脂を適用し得る。さらに上述の実施例においては、ランド上に設けられた電気的接続手段としてはんだボール56、75及びピン型コネクタ76を用いた場合について述べたが、本発明はこれに限らず、ランド上に設けられた電気的接続手段としてこの他種々の電気的接続手段を適用し得る。

[0055]

【発明の効果】上述のように本発明によれば、異方性導電部材を介して各電子部品の各電極をそれぞれ配線基板の対応するランドに接合すると共に、各電子部品と配線基板とを一体に保持するようにしたことにより、各電子部品の間隔は異方性導電部材の切取り精度及び配線基板に対する位置決め精度に依存しないので、各電子部品の配置間隔を大幅に狭めることができる。かくして高密度実装し得る実装基板、電子部品実装方法及び半導体装置を実現することができる。

【図面の簡単な説明】

【図1】本発明による実装基板の一実施例を示す略線的 断面図(A)及び略線的上面図(B)である。

【図2】本発明による実装基板の製造工程の一実施例を

示す略線的断面図である。

【図3】本発明による半導体装置の一実施例を示す略線 的断面図である。

【図4】他の実施例による実装基板を示す略線的断面図である。

【図5】他の実施例による半導体装置を示す略線的断面 図である。

【図6】他の実施例による半導体装置を示す略線的断面 図である。

【図7】従来の実装基板を示す略線的断面図(A)及び略線的上面図(B)である。

【図1】




図1 実施例による実装基板の構成

【図3】





図3 実施例による半導体装置の構成


【図8】異方性導電フイルムを用いた従来の実装基板を示す略線的断面図(A)及び略線的上面図(B)である

【符号の説明】

30……実装基板、31……マザーボード、34……ベアチツプ、35……パツド、36……チツプ部品、37A、37B……ランド、40……バンプ、42……異方性導電フイルム、50、70……半導体装置、53、73……配線基板、55、61……エポキシ樹脂、56、75……はんだボール、76……ピン型コネクタ。

【図2】









図2 実装基板の製造工程







<u>70</u>


図4 他の実施例による実装基板の構成


図5 他の実施例による半導体装置の構成

【図6】

















図7 従来の実装基板の一構成例

図8 異方性導電フイルムを用いた従来の実装基板の一構成例

中华人民共和国国家知识产权局

					The state of the s
邮政编码:					Se Silving No.
香料	步灣仔港湾道	23 号鹰岩中心 22 字楼			Marin Con N
		理(香港)有限公司		岩县	
j		•		日音歌	
	杨剀	.,叶恺东		生五五月	心发事基本多类对意
				11	不是各海律教力
		T T		<u> </u>	
申请号:	99801066.9	部门及通知书类型:	3-D	发文日期:	FRANK TO
申请人:		精二	 C 爱 普 生 杉	k式会社	L(VIII) 10
发明名称:		半导体装置及其制			2 20
	•				表
		第一次审查意			0050258P
. 57		(进入国家阶段)	的 PCT 申i		
1. 図 単環人提出)	了实审谐求,根	据专利法第 35 条第 1 款的规	定,审查员	对上述发明专利:	申请进行头质审查。 叶
	羽 35 条羽 2 欧	的规定,国家知识产权局决划	官自行对上法	述发明专利申诮进	行市造。
2. 区 甲硝人要求以	AJCTE:				
	·	的申请日 1998年7月1	L日 为伤	沈先权日,	
		的申请日	为优	先权日,	
)的申请日		先权日,	
	9下列修改文件:	小符合专利法第 33 条的规定	,因而不能	党接受:	·
	步审查报告附件				
		9条规定所提交的修改文件的		•	
		8条或 41条规定所提交的修			
		51条规定所提交的修改文件	ŧ.		
修改不能被接受(□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□					
	这中说文的 国际 。 这中说文件进行	申请的中文译文进行的。 ====================================			
说明书	•	7 的: 安照原始提交的国际申请文件			
00 // 10		x 然			
		安照依据专利合作条约第 28			
		K 照依据专利法实施细则第 5			文件:
权利要求	第项,表	於照原始提交的国际申请文件	1 7%(E/7) 9% Edot ch - からみっ	"文的 该 以义件。	
		汉照依据专利合作条约第 19 :			the rather 2000 rather
	郑项,技	照国际初步审查报告附件的	中央海子。	人的多以大开的 与	个人作义 。
		: 照依据专利合作条约第 28 3			
		照依据专利法实施细则第5			•
附盤		照原始提出的国际申请文件			
		照国际初步审查报告附件的			
	郑	照依据专利合作条约第 28 4	K 虹 41 各月	f提交的修改心华.	,
	第页。按	照依据专利法实施细则第 51	条规定所	投交的修改文件 。	•
			••		- 4 MAY 2003
		•			

archarlicula, archae que escriptificado e estre escribilidades, esta acopia e é equalmenta reginal figura es

5. 🔀 本通知书引用下述对比文献 (其编号在今后的审查过程中继续沿用);

编号	文件号或名称	(或扌	公 开 日 期 (成抵触申请的申请日)			
1	JP10-84014A	1998	年 3		· ·	
2	JP10-4126A					
	J110 4120h	1998	年 1	月 6	B	
3			年_	月	日	
4		<u> </u>	年_	. 月	_ 8	
	查的结论性意见:					
	】关于说明书。 ————————————————————————————————————					
	□ 申请的内容属于专利法第 5 条规定的不授予专利权的范围。					
	□ 说明书不符合专利法第 26 条第 3 款的规定。					
	□ 说明书不符合专利法第 18 条的规定。				•	
\boxtimes	】关于权利要求书:					
	□ 权利要求属于专利法第 25 条规定的不授予专利权的范围。					
	□ 权利要求 不具备专利法第 22 条第 2 款规定的新额性。					
	☑ 权利要求 1-5、14-29 不具备专利法第 22 条第 3 款规定的创造性。					
	□ 权利要求不具备专利法第 22 条第 4 款规定的实用性。					
	□ 权利资求不符合专利法第 26 条第 4 款的规定。					
	□ 权利要求不符合专利法第 31 条第 1 款的规定。					
	□ 权利要求不符合专利法实施细则第 20 条至第 23 条的规定。					
	□ 权利要求不符合专利法第9条的规定。					
	□ 权利要求不符合专利法实施细则第13条第1款的规定。					
.t.ż	上 生结论性总见的具体分析见本通知书的正文部分。					
料于	上述结论性意见,审查员认为。					
	申请人应按照通知书正文部分提出的要求,对申请文件进行修改。					
\boxtimes	】申请人应在意见陈述书中论述其专利申请可以被授予专利权的理由,并对证	1991年で	部分由出	e sta det o	┌☆┷→	
	足之处进行修改,否则将不能授予专利权。					
] 专利申谢中没有可以被授予专利权的实质性内容,如果申请人没有陈述理由	或者陈述	理由不幸	E分. 1	1.由:===	
	A beautiful at the control of the co			<i></i>	ママガ	

- 专利申训中没有可以被授予专利权的实质性内容,如果申请人没有陈述理由或者陈述理由不充分,其申请将 被驳回。
- 3. 申请人应注意下述事項:

 - (2) 申诺人对其申谐的修改应符合专利法第 33 条的规定,修改文本应一式两份,其格式应符合审查指南的有 关规定。
 - (3) 申讷人的窓见陈述书和/或修改文本应邮寄或递交给中国专利局受理处,凡未邮寄或递交给受理处的文件 不具备法律效力。
 - (4) 未经预约,申请人和/或代理人不得前来中国专利局与审查员举行会晤。
- 9. 本通知书正文部分共有 3_页, 并附有下述附件:

	21 E Ab 2414 de 14 Ab 2 2 2 14 44 -		_
\triangle	引用的对比文件的复印件共 2	<u>. </u> #	8_页。

第一次审查意见通知书正文

审查员认真研究了申请人提交的申请文件,认为该申请文件存在不符合专利法及其实施细则的规定之处,现提出如下审查意见:

- 独立权利要求 1 所要求保护的技术方案不符合专利法第二十二条第三款 1. 有关创造性的规定。对比文件 1 (JP10-84014A) 涉及半导体装置的制造 方法,并公开了以下技术特征: 电路板 10 上形成电路图型 12, 条形基 板 11 山多个形成电路图型 12 的电路板 10 组成, 半导体芯片 30 有一电 极 32,通过各向异性导电粘接剂 20 将芯片 30 与电路板 10 在对应的电 极接触区 12a 粘接, 厚度大于电路板 10 与芯片 30 间的距离, 粘接剂溢 出芯片 30 的范围但仍在芯片 30 与电路板 10 之间,各向异性导电粘接 剂 20 中含有热硬性 (亦可用热塑性) 树脂 21 及导电粒子 22, 加热粘接 组分 21,将芯片 30 置于电路板 10 上热压、冷却、固化后使之接合,另 外,各向异性导电粘接剂 20 可以涂在电路板 10 的芯片焊接区域,也可 通过脱膜纸 26 先与芯片 30 粘接, 焊料球 40 通过焊料剂 39 焊接于焊盘 (焊接区)14,最终将多余粘接剂及基板 10 切除(见说明书第三页第 0010 段至第四页第 0014 段、说明书摘要、附图 1-3)。对比文件 2(JP10-4126A) 涉及半导体装置、电路基板、电子器件的方法,并公开了以下技术特征: 半导体元件 34 有电极 35, 环氧树脂电路基板 32 上有焊接区 37A. 将含 导电粒子 42 A 的各向异性导电粘接剂 42 置于半导体元件 34 与电路基 板 32 之间, 其接触区外覆盖焊料抗蚀层(相当于保护层)41(见说明 书第四页第 0022 段至第 0026 段、说明书摘要、附图 1)。 由此可见, 在对比文件 1 的基础上结合对比文件 2 得出权利要求 1 所要求保护的技 术方案对所属领域的技术人员来说是显而易见的,而且它们的结合没有 产生预料不到的技术效果, 因此权利要求1 所要求保护的技术方案不具 备灾出的实质性特点和显著的进步,不具备创造性。
- 2. 从风权利要求 2-5、14-16、20 所要求保护的技术方案不符合专利法第二十二条第三款有关创造性的规定。这些权利要求的附加技术特征均在对比文件 1 或 2 中披露,因此在权利要求 2-5、14-16、20 所引用的独立权利要求 1 不具备创造性的情况下,权利要求 2-5、14-16、20 也不具备创

造性。

- 3. 从属权利要求 17-19 所要求保护的技术方案不符合专利法第二十二条第三款有关创造性的规定。权利要求 17-19 的附加技术特征均为公知常识,在对比文件 1 的基础上结合对比文件 2 并利用公知常识得出这些权利要求所要求保护的技术方案对所属领域的技术人员来说是显而易见的,而且它们的结合没有产生预料不到的技术效果,因此权利要求 17-19 所要求保护的技术方案不具备突出的实质性特点和显著的进步,不具备创造性。
- 独立权利要求 21、27-29 所要求保护的技术方案不符合专利法第二十二 条第三款有关创造性的规定。对比文件1(JP10-84014A)涉及半导体装 質的制造方法,并公开了以下技术特征: 电路板 10 上形成电路图型 12, 条形基板 11 由多个形成电路图型 12 的电路板 10 组成, 半导体芯片 30 有一电极 32, 通过各向异性导电粘接剂 20 将芯片 30 与电路板 10 在对 应的电极接触区 12a 粘接, 厚度大于电路板 10 与芯片 30 间的距离, 粘 接剂溢出芯片 30 的范围但仍在芯片 30 与电路板 10 之间,各向异性导 电粘接剂 20 中含有热硬性 (亦可用热塑性) 树脂 21 及导电粒子 22, 加 热粘接组分 21, 将芯片 30 置于电路板 10 上热压、冷却、固化后使之接 合,另外,各向异性导电粘接剂20可以涂在电路板10的芯片焊接区域, 也可通过脱膜纸 26 先与芯片 30 粘接, 焊料球 40 通过焊料剂 39 焊接于 焊盘 14, 最终将多余粘接剂及基板 10 切除(见说明书第三页第 0010 段 至第四页第 0014 段、说明书摘要、附图 1-3)。对比文件 2 (JP10-4126A) 涉及半导体装置、电路基板、电子器件的方法,并公开了以下技术特征: 半导体元件 34 有电极 35, 环氧树脂电路基板 32 上有焊接区 37A, 将含 导电粒子 42 A 的各向异性导电粘接剂 42 置于半导体元件 34 与电路基 板 32 之间,其接触区外覆盖焊料抗蚀层(相当于保护层)41(见说明 书第四页第 0022 段至第 0026 段、说明书摘要、附图 1)。 粘接剂加热 加压后必然覆盖于保护层上。由此可见,在对比文件1的基础上结合对 比文件 2 得出权利要求 21、27-29 所要求保护的技术方案对所属领域的 技术人员来说是显而易见的,而且它们的结合没有产生预料不到的技术 效果, 因此权利要求 21、27-29 所要求保护的技术方案不具备突出的实 质性特点和显著的进步, 不具备创造性。
- 5. 从属权利要求 22-23 所要求保护的技术方案不符合专利法第二十二条第 三款有关创造性的规定。这些权利要求的附加技术特征均在对比文件 1

中披露, 因此在权利要求 22-23 所引用的独立权利要求 21 不具备创造性 的情况下, 权利要求 22-23 也不具备创造性。

6. 从属权利要求 24-26 所要求保护的技术方案不符合专利法第二十二条第三款有关创造性的规定。权利要求 24-26 的附加技术特征均为公知常识,在对比文件 1 的基础上结合对比文件 2 并利用公知常识得出这些权利要求所要求保护的技术方案对所属领域的技术人员来说是显而易见的,而且它们的结合没有产生预料不到的技术效果,因此权利要求 24-26 所要求保护的技术方案不具备突出的实质性特点和显著的进步,不具备创造性。

鉴于上述理由,申请人应在意见陈述书中论述该申请可以被授予专利权的理由,否则将不能授予专利权。另外对申请文件的修改应符合专利法第三十三条的规定,不得超出原说明书和权利要求书记载的范围。为了加快审查的进行,请申请人在提交修改文本时提交:第一,修改涉及的那一部分原文的复印件,采用红色钢笔或红色圆珠笔在该复印件上标注出所做的增加、删除或替换:第二,重新打印的替换页,用于替换相应的原文。申请人应当确保上述两部分在内容上的一致性。